Intel og HP avslører Merced-detaljer

Partnerne bak den kommende Merced-prosessoren har fortalt mer om hvordan prosessoren fungerer.

Selv om Intel og Hewlett-Packard også tidligere har lekket opplysninger om Merced, er det mye som har vært hemmeligholdt. Under en pressekonferanse tirsdag avslørte de to selskapene mange flere detaljer om arkitekturen, blant annet når det gjelder instruksjonssettet og registerarkitekturen.

Selv om det ennå er et år til Merced blir tilgjengelig for de fleste, er det viktig for utviklere av både programvare og maskinvare allerede nå å få vite nok detaljer om prosessoren til at de kan utvikle produkter som er tilpasset den. Foreløpig må utviklerne benytte simuleringsprogrammer når de tester produkter mot prosessoren, men Intel ventes å ha de første silisiumutgavene av brikken klare i neste måned. Etterhvert som flere brikker blir laget, får utviklerne noe mer håndfast å teste mot enn simuleringer.

Noen detaljer om arkitekturen i Merced:

Prosessoren vil tilby mer enn 256 interne heltallsregistre, 128 flytetallsregistre som hver rommer flyttall på 84 bits, 64-bits adressering, støtte for MMX og parallellprosessering av data (SIMD), samt muligheter for symmetrisk bruk av flere prosessorer. Merced vil også være hundre prosent kompatibel med instruksjonssettene i dagen x86-prosessorer fra Intel og med HPs PA-RISC MAX2-instruksjoner.

Selv om selskapene ikke avslørte noe om hvilken klokkehastighet prosessoren vil arbeide ved (det antas at det blir omtrent 800 MHz), ble det fortalt at Merced får en ytelse på mer enn seks milliarder flytetallsoperasjoner per sekund (gigaflops). Dette er tre ganger så høy flytetallsytelse som det dagens Pentium III-prosessorer kan tilby.

I spalten til høyre finner du en peker til mye mer informasjon om Merced.

Til toppen