Nytt knep øker prosessor-farten

Intel og AMD har kommet med flere detaljer om hvordan selskapenes prosessorer med to kjerner vil være designet.

I forbindelse med Hot Chips-konferansen ved Stanford University tidligere denne uken, har forskere fra både AMD og Intel fortalt at selskapenes prosessorer med to kjerner vil ha en annerledes oppbygging av cacheminnet enn tidligere antatt.

Begge selskapene ventes å komme med prosessorer med to kjerner i løpet av 2005. Det er i første rekke snakk om brikker basert på henholdsvis Opteron og Itanium-familien (Montecito), selv om slike prosessorer for vanlige PC-er trolig komme kort tid etter. Det som nå er klar er at hver av kjernene vil ha sitt eget, separate hurtigbuffer.

- Montecito vil ha 1 MB med L2-cache for hver kjerne, i tillegg til 12 MB med L3-cache. Dette opplyser Cameron McNairy, forsker ved Intel, til News.com. Tidligere er det blitt opplyst at Montecito skulle ha opptil 24 MB L3-cache.

    Les også:

Hvor stort cacheminne de tokjernede Opteron-brikkene vil ha, sier Marius Evers, forsker ved AMD, ingenting om. Men også han bekrefter overfor News.com at hver kjerne vil ha eget cacheminne.

Om separate cacheminner har noen ytelsesmessig fordel, er usikkert. I teorien skal et felles hurtigminne gi prosessorene rask tilgang til mer data enn to separate når den totale størrelsen er den samme. Men en løsning med separate cacheminner skal være enklere å designe og vil dermed kutte ned på utviklingstiden.

Prosessordesign med to kjerner fra AMD

Det er ventet at Intel vil komme med langt flere detaljer under Intel Developer Forum i neste måned, mens AMD trolig vil offentliggjøre planene under Fall Processor Forum som arrangeres i oktober.

Til toppen