IBM har lekket detaljer om sin nye "Fast Path"-teknologi for programvareakselerasjon i serverprosessorer til amerikansk presse. Den første prosessoren med Fast Path blir Power5 som skal komme i 2004. Teknologien vil bli ytterligere utvidet i Power6 som ventes i 2006.
Fast Path bygger på erkjennelsen av at noen få bestemte rutiner står for svært mye av belastningen på en prosessor. I stedet for at disse skal tygges om og om igjen av programvare, kan man konstruere kretser i prosessoren som håndterer dem direkte. Ved å velge de rette rutinene for implementering i maskinvare, kan man oppnå en regningssvarende ytelsesøkning.
Ideen om å akselerere spesielle programvarerutiner i maskinvare er ikke ny. Både Alacritech og Adaptec leverer brikker og kort som akselerer TCP/IP-håndteringen i servere og lagringssystemer. Bredbåndsnettverk krever svært mye prosessorkraft, og det kan være mye å tjene på å legge inn slike akseleratorer.
Slik IBM tenker seg Fast Path på Power5, vil TCP/IP-håndtering være en av de viktigste oppgavene. Andre er MPI (Message Passing Interface), grensesnittet som brukes når servere skal samles i klynger, og delsystemet for virtuell hukommelse, det vil si der harddisken brukes til virtuelt minne. Og akseleratorkretsene skal altså bygges inn i selve prosessoren, ikke realiseres på tilleggsbrikker.
Denne implementeringen av Fast Path krever at operativsystemet legges til rette. IBM vil sørge for at dette skjer for både sin egen AIX, og for Linux.
I Power6-prosessoren som ventes i 2006, kan Fast Path utvides til rutiner på applikasjonsnivå, for eksempel databaser som DB2 eller Oracle, og webservere som WebSphere og andre. Skal dette bli regningssvarende må rutinene velges slik at man ikke får nedsatt ytelse når applikasjonen oppgraderes.
Redaktør Peter Glaskowsky i Microprocessor Report sier til ZDNet at han ikke kjenner til tilsvarende teknologi hos konkurrerende prosessorleverandører, nærmere bestemt Intel.
Andre varslede forbedringer i Power5 i forhold til dagens Power4 er:
- "Simultaneous multithreading" vil gjøre at én prosessor kan framstå som to. Mens en tilsvarende teknologi fra Intel (HyperThread, se artikkelen Hypertråd lar én Xeon framstå som to) i dag bare øker den samlede ytelsen med opptil 20 prosent, sier IBM at deres teknologi vil doble den samlede ytelsen. Glaskowsky regner med at Intel forholdsvis lett vil kunne realisere det samme innen samme tidsramme. Men siden Power5, i likhet med Power4, vil ha to sentrale regneenheter (CPU), og følgelig allerede er en dobbelprosessor, vil simultan flertråding gjøre Power5 til "fire prosessorer i én".
- Feilkorrigerende egenskaper overfor data, tilsvarende over 95 prosent av det man i dag får til på stormaskiner.
- Langt finere partisjonering, slik at hver prosessor vil kunne deles opp i "mange hundre" virtuelle prosessorer.
Power5 vil ikke bestå av flere transistorer enn de 174 millioner som i dag inngår i Power4, IBM mener at forbedringene kan oppnås ved å organisere dem på en mer intelligent måte. Selskapet tar også sikte på å redusere energiforbruket i tilstrekkelig grad til at Power5 kan inngå i avanserte bladservere.
Intel: Trøbbel for toppmodeller – undersøker prosessordød
