To nyvinninger forlenger IBMs forsprang

IBM kunngjør to nyvinninger som kan gi CMOS-halvledere vesentlig høyere ytelse.

CMOS (complementary metal oxide semiconductor) er den halvledertypen som brukes for komponenter til alt fra PC-er og mobiltelefoner til superdatamaskiner. Gjennom 30 år har det latt seg gjøre å stadig øke ytelsen i CMOS-baserte brikker, ved å minske avstanden mellom de aktive områdene, og ved å sørge for nye måter å hindre elektriske lekkasjer under drift. IBM mener å ha oppdaget to nye metoder som kan gjøre det mulig å holde fast ved Moores lov – at ytelsen skal dobles hvert halvannet år uten å øke prisen – enda noen år.

Den ene metoden er døpt "strained silicon directly on insulator" og er skissert på illustrasjonen ovenfor. IBM mener å være først ute med å framstille en transistor etter dette prinsippet, som innebærer blant annet at et tynt lag silisium "strekkes" for å minske den elektriske motstanden, og legges direkte på et isolerende lag. Hittil har man ikke kunnet legge det strukne silisiumet direkte på isolatoren, men på et mellomliggende lag av silisium-germanium (SiGe). IBM har vist at man kan kutte ut dette mellomliggende laget, og likevel oppnå de fordelene man får ved å strekke silisiumet, tilsvarende en ytelsesøkning på mellom 20 og 30 prosent. Å fjerne det mellomliggende laget innebærer at produksjonsprosessen blir enklere, og at man kan benytte ustyret tilsvarende det man har i dag.

Den andre metoden er døpt "hybrid orientation substrate", og dreier seg om en metode for å øke bevegeligheten til positive ladninger ("hull") gjennom positivt ladede felteffekttransistorer, den ene typen transistor man får i CMOS-baserte halvledere (den andre typen er, symmetrisk nok, negativt ladede felteffekttransistorer, de forkortes henholdsvis PFET og NFET). Etter dagens produksjonsmåte favoriseres ladningsmobiliteten i de negativt ladede transistorene, på grunn av måten krystallene i silisiumlagene er orientert. Det IBM har utviklet, er en teknologi som sørger for en slags dobbeltorientering av krystallene (derav "hybrid") slik at mobiliteten til de positivt ladede transistorene øker kraftig. Med 90 nanometers CMOS har IBM demonstrert en økning på mellom 40 og 65 prosent. Siden det her dreier seg om en endring i et underliggende silisiumlag, vil heller ikke denne metoden medføre større endringer i forhold til den produksjonsprosessen man har i dag.

Det presiseres at det vil ta flere år før denne forskningen kan brukes i markedsrettet produksjon.

Detaljer om nyvinningene vil legges fra på fagkonferansen International Electron Devices Meeting (IEDM) i Washington DC 7- til 10. desember i år, i rapportene Fabrication and Mobility Characteristics of Ultra-thin Strained Si Directly on Insulator (SSDOI) MOSFETs" and "High Performance CMOS Fabricated on Hybrid Substrate with Different Crystal Orientations".

IBM har lagt ut bilder og en animasjon på denne nettsiden: IBM Paves Way for Higher Performing, Lower Power Electronic Devices.

Til toppen